電源リップルは通常、直流着力に沉畳された周期的な互换成分と、ランダムな広帯域ノイズを指す。。。。。。。。

一、電源リップルの源と个性

スイッチング電源リップル

特徴：高周波スイッチング周波数根基波（通常50 kHz ~ 5 MHz）とその高調波、及びインダクタンス電流リップルによるスパイクを含む。。。。。。。。

形態：通常的に鋸歯波または高周波減衰振動を持つ方形波バリ。。。。。。。。図：

さぎょうしゅうはぼうがい

特徴：50 Hz/60 Hz及びその周波数逓倍は、主に市電結合又は地環路導入に由来する。。。。。。。。

形態：正弦波または歪み正弦波。。。。。。。。

負荷過渡応答

特徴：内部デジタル回路（例えばFPGA、MCU）或いは無線周波数電源投入時に大電流を抽出する時、電源フィードバックループの応答遅れによる電圧降下とオーバーシュート。。。。。。。。

二、作用メカニズム：リップルがどのように「汚染」信号であるか

ゆうげんでんげんよくあつひ

図のように、AD 823 AARZ?R 7のPSRR周波数个性曲線を精密に搬送する。。。。。。。。

曲線は、低周波（＜100 Hz）ではPSRRが90 dBに達することができ、周波数が上昇するにつれて（＞10 kHz）、PSRRは60 dBに急激に低下することを示している。。。。。。。。これは、高周波リップルが振幅が幼さくても、大きな誤差と一致である可能性があることを示している。。。。。。。。

したがって、高周波時等価入力ノイズは0.316μVから10μVに変化し、約31.6倍に増幅された。。。。。。。。

クロストークと地弾

ハイブリッド信号システムでは、デジタル部门の過渡電流が共有電源平面または地表表インピーダンスを介してノイズ電圧を発生する。。。。。。。。このノイズは、容量結合または共通インピーダンス結合によってアナログフロントエンドに入る。。。。。。。。

三、抑造戦略と工事実践

電源アーキテクチャの最適化

「スイッチング電源+低圧差リニアレギュレータ」を用いたカスケード構造は業界標準である。。。。。。。。第1段は効率の高いDC-DCアーキテクチャを採用し、第2段はPSRRの高いLDOを採用し、DC-DCの残留リップルをフィルタリングする。。。。。。。。

フィルタネットワーク設計

電源レールが精密アナログデバイスに入る前に、Π型フィルタを構築する（磁気ビーズプラス容量で構築可能）。。。。。。。。

PCBレイアウト要件

1）パーティション分離：アナログ電源プレーン（AVCC）とデジタル電源プレーン（DVCC）を厳密に区別する。。。。。。。。両者はソース端（LDO着力端）で0Ω抵抗または磁気ビーズにより単点接続されている。。。。。。。。

2）Kelvin接続：基準ソースと高精度ADCに対して、Kelvin（Kelvin）接続法を採用し、つまり電源のフィードバックサンプリングポイントはLDO着力ではなく負荷端から取らなければならず、PCB線上の圧力降下を補償する。。。。。。。。

3）回路の最幼化：デカップリング容量はチップ電源ピンに密着しなければならず、容量の地端はビアを通じて直接低インピーダンス地表表に接続し、寄生インダクタンスを減少させるべきである。。。。。。。。

スイッチング電源によるリップルに対して、改善後はほぼきれいこ線になります。。。。。。。。